$'s Room - Assembler/CPU Z8000

Z8000

Zilog Z8000
Data (8～64)/16bit / Address Bus 16(24)bit
Cycle 4.0MHz～10.0MHz
(1979)

「Z8000」は「セグメント」の対応によって2つに分かれる。
セグメント対応の「Z8001」と非対応の「Z8002」である。
当然、メモリアクセスに関する部分の違いがある。
「Z8001」がセグメント対応のため48pinで、「Z8002」は40pinとなっている。

●Z8000(Z8002)のピン配列

AD9	1	40	AD0
AD10	2	39	AD8
AD11	3	38	AD7
AD12	4	37	AD6
AD13	5	36	AD4
STOP	6	35	AD5
MI	7	34	AD3
AD15	8	33	AD2
AD14	9	32	AD1
Vcc	10	31	Vss
VI	11	30	CLK
NUI	12	29	AS
NMI	13	28	N.C.
RESET	14	27	B/W
MO	15	26	N/S
MREQ	16	25	R/W
DS	17	24	BUSACK
ST3	18	23	WAIT
ST2	19	22	BUSREQ
ST1	20	21	ST0

●Z8000の特徴

レジスタセットは16bitで以下の構成となっている。
ただし、セグメントに対応するため「Z8001」では「PC」「PSAR」は32bitである。
「R14'」「R14」は「Z8001」ではセグメント対応「SP」(Stack Pointer)である。
(「Z8002」では汎用レジスタ)
「R15'」「R15」は「SP」である。
(「R15'」はシステム用、「R15」は通常)

以下、特殊レジスタ
RQ0	RR0	R0	RH0(上位8bit)	RL0(下位8bit)
		R1	RH1	RL1
	RR2	R2	RH2	RL2
		R3	RH3	RL3
RQ4	RR4	R4	RH4	RL4
		R5	RH5	RL5
	RR6	R6	RH6	RL6
		R7	RH7	RL7
RQ8	RR8	R8
		R9
	RR10	R10
		R11
RQ12	RR12	R12
		R13
	RR14	R14'
		R14
		R15'
		R15
Reserved(Z8001 only)
Flag＆Control
Program Status Register(PSR＝PC)
Program Status Area Pointer(PSAR)
Refresh Counter(RC)

フラグの内容は以下となっている。
(未使用領域は0)

14	S/N	System/Normal	Systemモード時、成立
13	EPA	Extended Processor Architectyre	拡張プロセッサユニット装着時、成立
12	VIE	Vectored Interrupt Enable	ベクタ割込許可時、成立
11	NVIE	NonVectored Interrupt Enable	ノンベクタ割込許可時、成立
7	C	Carry	MSB<(Most Significant Bit：最上位bit)への桁の繰り上がり(Carry)もしくは桁の繰り下がり(Borrow)発生時、成立
6	Z	Zero	＝0
5	S	Sign	負数時、成立
4	P/V	Parity/Overflow	論理演算時は偶数Parity時、算術演算時はOverflow発生時、成立
3	DA	Decimal Adjust	DAB命令実行時、成立
2	H	Half Carry	算術演算のbit間(Half)でCarryもしくはBorrow発生時、成立

アドレッシングモードは以下となっている。

R	レジスタ
I	即値(イミディエイト)
IR	レジスタ間接
DA	直接アドレス
X	インデックス
RA	相対アドレス
BA	ベースアドレス
BX	ベースインデックス

●Z8000の命令

命令(ニーモニック)は以下の構成となっている。

　　ニーモニック [DEST[,SRC[,OP3[,OP4]]]]

一般的にOP2個で「DEST」←「SRC」となる。
例外として比較命令(CPxx)は条件を持つため、「CPI DEST,SRC,R,cc」というような構成になる。
「cc」は以下の通りである。

F	常にFalse
T	常にTrue
NZ	Z=0(≠0)
Z	Z=1(＝0)
PL	S=0(正数)
MI	S=1(負数)
NC/UGE	C=0(Carryなし/≧：Unsigned)
C/ULT	C=1(Carry発生/＜：Unsigned))
UGT	CとZの論理積=0(＞：Unsigned)
ULE	CとZの論理和=1(≦：Unsigned))
GE	SとVの排他的論理和=0(≧：Signed)
LT	SとVの排他的論理和=1(＜：Signed))
GT	SとVの排他的論理和とZの論理和=0(＞：Signed)
LE	SとVの排他的論理和とZの論理和=1(≦：Signed)
PO	P=0(奇数Parity)
PE	P=1(偶数Parity)
OV	V=0(Overflowなし)
NOV	V=1(Overflow発生)

●データ転送命令

ニーモニック	型	R	I	IR	DA	X	RA	BA	BX	備考
LD	BWL	O	O	O	O	O		O	O	レジスタをロード(読込)
LD	BWL			O	O	O		O	O	メモリへストア(格納)
LD	BW			O	O	O				即値をメモリへストア
LDK	W		O							即値をロード
LDA	W				O	O		O	O	アドレスをロード
LDAR	W						O			相対アドレスをロード
LDR	BWL						O			相対アドレスでデータをロード
LDR	BWL						O			相対アドレスでデータをストア
LDM	W			O	O	O				複数レジスタをロード(LDM DEST,@SRC,n)
LDM	W			O	O	O				複数アドレスへストア(LDM DEST,@SRC,n)
CLR	BW	O		O	O	O				クリア
EX	BW	O		O	O	O				交換
PUSH	WL	O	O	O	O	O				プッシュ
POP	WL	O		O	O	O				ポップ

●算術演算命令

ニーモニック	型	R	I	IR	DA	X	備考
INC	BW	O		O	O	O	インクリメント(+1)
DEC	BW	O		O	O	O	デクリメント(-1)
ADD	BWL	O	O	O	O	O	加算
ADC	BW	O					加算(Carry)
SUB	BWL	O	O	O	O	O	減算
SBC	BW	O					減算(Carry)
MULT	WL	O	O	O	O	O	乗算
DIV	WL	O	O	O	O	O	除算(上位：商、下位：剰余)
NEG	BW	O		O	O	O	否定
EXTS	BWL	O					符号拡張
DAB	B	O					BCD(Binary-Coded Decimal：二進化十進)補正
CP	BW			O	O	O	比較(I)
CP	BWL	O	O	O	O	O	比較(R)

●論理演算命令

ニーモニック	型	R	I	IR	DA	X	備考
AND	BW	O	O	O	O	O	論理積
OR	BW	O	O	O	O	O	論理和
XOR	BW	O	O	O	O	O	排他的論理和
COM	BW	O		O	O	O	反転
TEST	BWL	O		O	O	O	テスト
TCC	BW	O					条件テスト(OP1に㏄を指定し、成立した場合はOP2のRのbit0に1をセット)

●シフト命令

ニーモニック	型	R	備考
RL	BW	O	左ローテーション
RLC	BW	O	左ローテーション(Carry付き)
RLDB	B	O	左ローテーション(4bit単位)
RR	BW	O	右ローテーション
RRC	BW	O	右ローテーション(Carry付き)
RRDB	B	O	右ローテーション(4bit単位)
SDA	BWL	O	算術シフト(Dynamic)
SDL	BWL	O	論理シフト(Dynamic)
SLA	BWL	O	左算術シフト
SLL	BWL	O	左論理シフト
SRA	BWL	O	右算術シフト
SRL	BWL	O	右論理シフト

●ビット操作命令

ニーモニック	型	R	IR	DA	X	備考
BIT	BW	O	O	O	O	bitテスト(Static)
BIT	BW	O				bitテスト(Dynamic)
TSET	BW	O	O	O	O	bitテスト＆セット
RES	BW	O	O	O	O	bitリセット(Static)
RES	BW	O				bitリセット(Dynamic)
SET	BW	O	O	O	O	bitセット(Static)
SET	BW	O				bitセット(Dynamic)

●ストリング操作命令

ニーモニック	型	IR	備考
LDI	BW	O	ロード(インクリメント)
LDIR	BW	O	繰返ロード(インクリメント：R→リピート数)
LDD	BW	O	ロード(デクリメント)
LDDR	BW	O	繰返ロード(デクリメント：R→リピート数)
TRIB	B	O	転送(インクリメント)
TRIRB	B	O	繰返転送(インクリメント：R→リピート数)
TRDB	B	O	転送(デクリメント)
TRDRB	B	O	繰返転送(デクリメント：R→リピート数)
TRTIB	B	O	転送＆テスト(インクリメント)
TRTIRB	B	O	繰返転送＆テスト(インクリメント：R→リピート数)
TRTDB	B	O	転送＆テスト(デクリメント)
TRTDRB	B	O	繰返転送＆テスト(デクリメント：R→リピート数)
CPI	BW	O	比較(インクリメント)
CPIR	BW	O	繰返比較(インクリメント：R→リピート数)
CPSI	BW	O	ストリング比較(インクリメント)
CPSDI	BW	O	ストリング繰返比較(インクリメント：R→リピート数)
CPD	BW	O	比較(デクリメント)
CPDR	BW	O	繰返比較(デクリメント：R→リピート数)
CPSD	BW	O	ストリング比較(デクリメント)
CPSDR	BW	O	ストリング繰返比較(デクリメント：R→リピート数)

●ブロック転送命令

ニーモニック	IR	DA	備考
IN	O	O	入力
INI	O		入力(インクリメント)
INIR	O		繰返入力(インクリメント)
IND	O		入力(デクリメント)
INDR	O		繰返入力(デクリメント)
OUT	O	O	出力
OUTI	O		出力(インクリメント)
OUTIR	O		繰返出力(インクリメント)
OUTD	O		出力(デクリメント)
OUTDR	O		繰返出力(デクリメント)
SIN	O	O	特殊入力
SINI	O		特殊入力(インクリメント)
SINIR	O		繰返特殊入力(インクリメント)
SIND	O		特殊入力(デクリメント)
SINDR	O		繰返特殊入力(デクリメント)
SOUT	O	O	特殊出力
SOUTI	O		特殊出力(インクリメント)
SOUTIR	O		繰返特殊出力(インクリメント)
SOUTD	O		特殊出力(デクリメント)
SOUTDR	O		繰返特殊出力(デクリメント)

●プログラム制御命令

ニーモニック	型	I	IR	DA	X	RA	備考
JP			O	O	O		ジャンプ
JR						O	相対ジャンプ
CALL			O	O	O		サブルーチンコール
CALR						O	相対サブルーチンコール
DJNZ	W					O	16bit相対繰返ジャンプ(Rn：カウンタ)
DBJNZ	B					O	8bit相対繰返ジャンプ(Rn：カウンタ)
RET							サブルーチンリターン
IRET							割込処理リターン
SC		O					システムコール

●CPU制御命令

ニーモニック	型	R	IR	DA	X	備考
NOP						何もしない
HALT						HALT状態(割込待ち)
DI						割込禁止
EI						割込許可
RESFLG						フラグリセット
SETFLG						フラグセット
COMFLG						フラグ反転
LDCTL	BW	O				R→CR
LDCTL	BW	O				CR→R
LDPS			O	O	O	PSRロード
MBIT						マルチプロセッサ同期用入力端子(MI*)の状態テスト
MRES						マルチプロセッサ同期用出力端子(MO*)のリセット
MRES						MO*のセット
MREQ		O				MIとMOのタイマアウト付きセマフォ動作

[TOPに戻る]