$'s Room - Assembler/CPU TMS9900

TMS9900

TI TMS9900
Data 16bit / Address Bus 15bit
Cycle 3.0～3.3MHz
(1976)

発展型：「TMS9995」
命令がいくつか追加された。
5V単一電源化、256bytesのメモリ、クロックジェネレータ、タイマ回路を内蔵などの改良がなされている。
トミー「ぴゅう太」のCPUとしても有名(というかそれくらいしかない)。

●TMS9900のピン配列

Vbb	1	64	HOLD
Vcc	2	63	MEMEN
WAIT	3	62	READY
LOAD	4	61	WE
HOLDA	5	60	CRUCLK
RESET	6	59	Vcc
IAQ	7	58	N.C.
φ1	8	57	N.C.
φ2	9	56	D15
A14	10	55	D14
A13	11	54	D13
A12	12	53	D12
A11	13	52	D11
A10	14	51	D10
A9	15	50	D9
A8	16	49	D8
A7	17	48	D7
A6	18	47	D6
A5	19	46	D5
A4	20	45	D4
A3	21	44	D3
A2	22	43	D2
A1	23	42	D1
A0	24	41	D0
φ4	25	40	Vss
Vss	26	39	N.C.
Vdd	27	38	N.C.
φ3	28	37	N.C.
DBIN	29	36	IC0
CRUOUT	30	35	IC1
CRUIN	31	34	IC2
INTREQ	32	33	IC3

●TMS9900の特徴

レジスタセットは以下の構成となっている。
全て16bitである。
注意する点ではMSB(Most Significant Bit：最上位bit)が他のCPUと異なり、「0」bit目であること。
汎用レジスタは「WP」によって示される16bitのメモリ空間上にある。
0～15まであり、0以外はインデックスレジスタとしても使用される。
「Rn」(n：0～15」と表記する。

PC	→Program Counter
WP	→Work Space Pointer
ST	→Status Register

フラグは「ST」のMSBから7bitとなっている。

以下、割込マスク
0	L>	Logical Greater	符号なし「＞」
1	A>	Arithmetic Greater	符号付き「＞」
2	EQ	Equal	＝0
3	C	Carry	桁あふれ(Carry)発生
4	OV	Overflow	オーバーフロー発生
5	OP	Odd Parity	奇数パリティ時
6	XOP	XOP flag	XOP命令実行中
12	IM0	Interrupt Mask0	割込マスク0
13	IM1	Interrupt Mask1	割込マスク1
14	IM2	Interrupt Mask2	割込マスク2
15	IM3	Interrupt Mask3	割込マスク3

アドレッシングモードは以下となっている。
「CRU(Communication Register Unit)」とはR12をベースとした8bitディスプレースメントでCRUアドレスを算出する方式。

Rn	レジスタ
*Rn	レジスタ間接
*Rn+	レジスタ間接オートインクリメント
@n	直接(n:16bitアドレス)
@DISP(Rn)	インデックス(DISP:16bitディスプレースメント)
n	イミディエート(n:16bit定数)
(PC)	PC相対
(CRU)	CRU相対

●TMS9900の命令

命令(ニーモニック)は以下の構成となっている。

　　ニーモニック [OP1[,OP2]]

データの流れは「OP1(SRC)」→「OP2(DEST)」となるが、「OP1」単独の時は「OP1」は操作対象ではない。
逆に「OP2」単独の時は「OP2」は操作対象である。

●一般２項演算命令 (SRC→DEST)

ニーモニック	OP1	OP2	動作
MOV	SRC,	DEST	転送
MOVB	SRC,	DEST	転送(byte)
A	SRC,	DEST	加算
AB	SRC,	DEST	加算(byte)
S	SRC,	DEST	減算
SB	SRC,	DEST	減算(byte)
C	SRC,	DEST	比較
CB	SRC,	DEST	比較(byte)
SOC	SRC,	DEST	論理和
SOCB	SRC,	DEST	論理和(byte)
SZC	SRC,	DEST	SRCの否定とDESTの論理積
SZCB	SRC,	DEST	SRCの否定とDESTの論理積(byte)

●単項演算命令

ニーモニック	OP1	動作
INC	DEST	インクリメント1(+1)
INCT	DEST	インクリメント2(+2)
DEC	DEST	デクリメント1(-1)
DECT	DEST	デクリメント2(-2)
ABS	DEST	絶対値
INV	DEST	否定
NEG	DEST	符号反転
CLR	DEST	クリア(0をセット)
SETO	DEST	セット(FFFFをセット)
SWPB	DEST	上位8bitと下位8bitを交換

●イミディエート命令 (I:16bitイミディエイト)

ニーモニック	OP1	OP2	動作
LI	R,	I	ロード(即値)
LIMI	I		ロード(即値→IM0～3)
LWPI	I		ロード(即値→WP)
[TMS9995]
LST	R		ロード(R→ST)
[TMS9995]
LWP	R		ロード(R→WP)
STST	R		ストア(ST→R)
STWP	R		ストア(WP→R)
AI	R,	I	加算(即値)
ANDI	R,	I	論理積(即値)
ORI	R,	I	論理和(即値)
CI	R,	I	比較(即値)

●レジスタ・メモリ間演算命令 (R:レジスタ)

ニーモニック	OP1	OP2	動作
MPY	SRC,	R	SRCとR_nを乗算し、結果を上位16bitをR_nと下位16bitをR_n+1に格納
[TMS9995]
MPYS	SRC,	R	SRCとR_nを符号付き乗算し、結果を上位16bitをR_nと下位16bitをR_n+1に格納
DIV	SRC,	R	上位16bitをR_nと下位16bitをR_n+1で32bitとしたものをSRCで除算し、結果をR_nに商を、R_n+1に剰余を格納
[TMS9995]
DIVS	SRC,	R	上位16bitをR_nと下位16bitをR_n+1で32bitとしたものをSRCで符号付き除算し、結果をR_nに商を、R_n+1に剰余を格納
COC	DEST,	R	DESTとRの否定の論理積
CZC	DEST,	R	DESTの否定とRの論理積
XOR	DEST,	R	DESTとRの排他的論理和

●CRU命令 (C:転送するbit数 [0～15])

ニーモニック	OP1	OP2	動作
LDCR	SRC,	C	CRUへロード
STCR	SRC,	R	CRUからストア

●シフト命令 (C:シフト数 [0～15])

ニーモニック	OP1	OP2	動作
SLA	R,	C	左算術シフト
SRA	R,	C	右算術シフト
SRC	R,	C	右回転シフト
SRL	R,	C	右論理シフト

●ジャンプ・サブルーチンコール命令

ニーモニック	OP1	動作
B	SRC	ジャンプ
BL	SRC	サブルーチンコール(R11にPCを保存)
BLWP	SRC	WP読込サブルーチンコール(WP/PC/STをR13/R14/R15にプッシュし、SRCをWPにロード後、SRC+2にジャンプ)
X	SRC	SRCで指定したアドレスを実行

●相対ジャンプ命令 (D:ディスプレースメント)

ニーモニック	OP1	動作
JMP	D	無条件ジャンプ
JNE	D	[EQ]=0の時ジャンプ(≠0)
JEQ	D	[EQ]=1の時ジャンプ(＝0)
JGT	D	[A>]=0の時ジャンプ(＞:Signed)
JLT	D	[A>]=0かつ[EQ]=0の時ジャンプ(＜:Signed)
JH	D	[L>]=1かつ[EQ]=0の時ジャンプ(＞:Unsigned)
JHE	D	[L>]=1または[EQ]=1の時ジャンプ(≧:Unsigned)
JL	D	[L>]=0かつ[EQ]=0の時ジャンプ(＜:Unsigned)
JLE	D	[L>]=0または[EQ]=1の時ジャンプ(≦:Unsigned)
JNC	D	[C]=0の時ジャンプ(Carryなし)
JOC	D	[C]=1の時ジャンプ(Carryあり)
JNO	D	[OV]=0の時ジャンプ(オーバーフローなし)
JOP	D	[OP]=1の時ジャンプ(奇数パリティ)
SBO	D	CRUセット(CRU=1)
SBZ	D	CRUリセット(CRU=0)
TB	D	CRU bitテスト

●ノーオペランド命令

ニーモニック	OP1	OP2	動作
CKOF			クロックオフ
CKON			クロックオン
IDLE			CPUをアイドル状態(割込待ち)
LREX			ロードか再起動実行
RSET			IM0～3に0をセット
RTWP			WP読込サブルーチンコールから復帰(ポップ＆リターン)

●割込命令 (V:割込ベクタ→0040+V*4)

ニーモニック	OP1	OP2	動作
XOP	SRC,	V	拡張操作(ベクタ割込実行)

●マクロ (命令としては存在しないがアセンブラに定義されている)

ニーモニック	OP1	OP2	動作
NOP			何もしない(JMP 0)
RT			リターン(B *R11)

[TOPに戻る]